Claude Fable 5.2 设计PCB？三款原型引热议

事件回顾：Claude 跨界硬件设计

Anthropic 公布了一项与 Diode Computers 合作的研究项目，声称其大模型 Claude Fable 5.2 完成了三款可工作的电子原型设计。这则消息在开发者社区迅速传播，但细看之下，它更像是一个“厂商报告”而非独立验证的成果。

这项研究被冠以“claude pcb design”之名，核心卖点是 AI 从需求出发，直接输出可制造、可测试的电路板设计。Anthropic 作为模型提供方，自然掌握着叙事主导权。对于硬件工程师和 AI 爱好者来说，关键问题不在于“能不能演示”，而在于“这套流程是否可复现、可验证”。

什么是“可工作的原型”？

原始报道中反复出现“three working prototypes”这一表述，但并未详细说明“working”的标准。是点亮了指示灯，还是完成了特定功能？是手工焊接的样板，还是可直接量产的设计？这些细节的缺失，让“原型”一词的外延变得模糊。

从工程视角看，一个电子原型至少包含原理图、PCB 布局、BOM 选型、固件/配置，以及上电测试。AI 若参与其中任一环节，都可以被宣传为“设计了原型”。Diode Computers 作为合作方，可能承担了硬件实现与测试部分，但具体分工在公开信息中并不清晰。

这也引出了本文的核心判断：厂商报告的价值在于展示可能性，而非证明可靠性。在没有第三方复现之前，三款原型的工程含金量需要打一个问号。

PCB 设计流程的关键环节

一个完整的 PCB 设计通常包含以下步骤：原理图绘制（定义元器件连接关系）、网表生成（将连接关系转化为数据）、PCB 布局（决定元器件物理位置）、布线（连接各引脚）、设计规则检查（DRC，验证线宽、间距等工艺约束）、生成制造文件（Gerber、钻孔文件）以及 BOM（物料清单）整理。AI 若仅参与其中某一环（如生成原理图网表），仍需要工程师完成后续布局布线和验证。因此，宣称“AI 设计了 PCB”时，明确其介入的环节至关重要。

KiCad 与网表

KiCad 是一款开源电子设计自动化（EDA）套件，支持原理图输入、PCB 布局和 3D 预览。网表（netlist）是原理图与 PCB 布局之间的桥梁，以文本形式描述元器件及其电气连接。让语言模型输出网表，可用 KiCad 等工具导入并运行电气规则检查（ERC），从而客观判断连接性错误。这种方法成本低、可复现，适合作为验证模型原理图生成能力的起点。

厂商报告与可验证事实的边界

Anthropic 的声明属于典型的厂商报告（vendor-reported）。这类信息的特点是有明确的主体背书、有合作方站台，但缺乏独立审计。报道中提到的“研究”具体指什么、是否经过同行评议、测试数据是否公开，原文均未给出肯定答案。

对构建者而言，可验证的部分仅限于：是否存在公开的案例描述、是否提供了可复现的提示词或设计文件。如果这些都没有，那么“Claude 设计 PCB”就只能停留在新闻层面，无法转化为工程实践。

我并非否定这项工作的探索意义。让大模型参与硬件设计，是 AI 应用边界的一次有意思的拓展。但把“演示”等同于“能力”，是技术传播中常见的陷阱。

构建者可以测试什么？

如果你是一名硬件开发者，想验证这类说法，可以从几个低成本方向入手：

• 原理图生成测试：给定一个简单功能（如 LED 闪烁电路），让 Claude 输出原理图网表，再用 KiCad 等工具检查连接性错误。
• BOM 选型合理性：要求模型为特定功能推荐元件，核对封装、电压、供货情况是否匹配。
• 布局建议的可执行性：让模型给出布局约束（如去耦电容位置），由工程师判断是否符合基本 EMC 常识。

这些测试不需要流片，也不需要复杂设备，却能快速判断模型在 PCB 设计任务上的真实水平。相比被动接受厂商结论，亲手跑一轮提示词，得到的信号更可靠。

对 AI 硬件设计工具的意义

抛开宣传成分，这项研究指向一个明确的趋势：大模型正在从“写代码”走向“写设计”。PCB 设计涉及大量规则性知识和模式化决策，恰好是语言模型擅长处理的领域。

不过，硬件设计与软件生成有本质区别。软件 bug 可以热修复，PCB 错误意味着重新打样、浪费周期。这意味着模型在硬件场景中的容错空间更小，对输出确定性的要求更高。Anthropic 选择与 Diode Computers 合作，或许正是为了用真实硬件闭环来弥补这一差距。

未来，这类工具更可能以“设计助手”而非“全自动设计师”的形态落地：帮助工程师生成初稿、检查疏漏、加速迭代，而不是取代工程师做最终决策。三款原型是一个起点，但离“可靠的生产力工具”还有距离。

硬件容错空间与“一次成功率”

与软件不同，PCB 一旦投板制造，修改成本高昂：重新打样涉及开模、贴片、测试，周期常以周计。因此硬件设计对“一次成功率”要求极高，任何连接错误、封装不匹配或 EMC 隐患都可能导致整板报废。语言模型的输出具有概率性，可能生成看似合理但实际违反设计规则的方案。在硬件场景中，这种不确定性必须由工程师的审查和仿真来兜底，这也解释了为何 AI 在 PCB 设计中更可能扮演“助手”而非“自动设计师”。

EMC 常识与去耦电容

电磁兼容性（EMC）是 PCB 设计的重要考量，涉及辐射发射和抗扰度。去耦电容的放置是基本 EMC 实践：应尽量靠近芯片电源引脚，以缩短高频电流回路。让模型给出布局约束时，可检查其是否建议合理的去耦电容位置、地平面处理等。这类知识虽属规则性内容，但模型能否结合实际封装和电流需求给出可执行建议，仍需工程师判断。

理性看待，保持验证

Claude Fable 5.2 的 PCB 设计尝试，值得关注，但不值得盲目欢呼。厂商报告提供了想象空间，构建者则需要用可复现的测试来填充事实。在 AI 硬件设计这件事上，最稀缺的不是演示，而是公开、可复现的工程数据。

对于内容消费者，建议记住一个简单原则：看到“AI 完成了 X”时，先问“谁验证了 X”。这个问题的答案，往往比新闻标题更有信息量。