待验证50% 置信事实精确时间
ERC负责检查原理图层面的逻辑错误(如引脚未连接、信号短路、电源网络冲突),DRC在PCB层面验证物理约束(如走线间距、过孔环宽、铜皮重叠)
1
来源数
50%
置信度
长期有效
时效性
2026/9/18
首次发现
来源
涉及实体
相关事实
引用此条事实
Stable URI
https://kongchang.com/claim/933479API
curl https://kongchang.com/api/v1/knowledge/claims/933479MCP
get_claim(id=933479)