VHDL
一种用于数字电路设计的硬件描述语言，支持行为级、寄存器传输级和门级建模，常用于FPGA和ASIC设计验证。
时间轴 (近 90 天)
在复古主机场景中，开发者通过逆向工程获得原主机 CPU、PPU、APU 等芯片的逻辑描述，再用硬件描述语言（如 Verilog、VHDL）将其映射到 FPGA 中。
RTL（寄存器传输级）是芯片设计的高层抽象，用硬件描述语言（如 Verilog 或 VHDL）描述数据在寄存器之间的流动逻辑；GDSII 则是芯片物理版图的最终交付格式，包含每一层掩模的几何图形信息，可直接送往晶圆厂流片。
硬件描述语言（HDL）描述的是硬件电路的并发行为，与描述顺序执行指令的普通编程语言有本质区别
进入芯片设计所需的核心技能包括面向对象编程能力、硬件描述语言（Verilog/VHDL/SystemVerilog）、后端与模拟设计工具、以及USB、PCI等协议知识
Verilog和VHDL是最常用的RTL描述语言
RTL代码通常用Verilog或VHDL等硬件描述语言编写
芯片设计的入门门槛技能包括硬件描述语言（HDL），如 Verilog、SystemVerilog 或 VHDL
全部知识事实 (7)
在复古主机场景中，开发者通过逆向工程获得原主机 CPU、PPU、APU 等芯片的逻辑描述，再用硬件描述语言（如 Verilog、VHDL）将其映射到 FPGA 中。
50%待验证RTL（寄存器传输级）是芯片设计的高层抽象，用硬件描述语言（如 Verilog 或 VHDL）描述数据在寄存器之间的流动逻辑；GDSII 则是芯片物理版图的最终交付格式，包含每一层掩模的几何图形信息，可直接送往晶圆厂流片。
50%待验证硬件描述语言（HDL）描述的是硬件电路的并发行为，与描述顺序执行指令的普通编程语言有本质区别
50%待验证进入芯片设计所需的核心技能包括面向对象编程能力、硬件描述语言（Verilog/VHDL/SystemVerilog）、后端与模拟设计工具、以及USB、PCI等协议知识
50%待验证Verilog和VHDL是最常用的RTL描述语言
50%待验证RTL代码通常用Verilog或VHDL等硬件描述语言编写
50%待验证芯片设计的入门门槛技能包括硬件描述语言（HDL），如 Verilog、SystemVerilog 或 VHDL
50%